全文预览

FPGA工程师面试试题

上传者:业精于勤 |  格式:doc  |  页数:22 |  大小:60KB

文档介绍
ersal Serial Bus РVHDL: VHIC Hardware Description Language РSDR: Single Data Rate Р 压控振荡器的英文缩写(VCO). Р 动态随机存储器的英文缩写(DRAM). Р名词解释,无聊的外文缩写罢了,比如PCI、ECC、DDR、interrupt、pipeline、РIRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器),FIR IIR DFT(离散Р傅立叶变换)或者是中文的,比如:a.量化误差 b.直方图 c.白平衡РFPGA工程师面试试题01 Р Р1 什么是Setup 和Holdup时间? Р2 什么是竞争与冒险现象?怎样判断?如何消除?Р3 用D触发器实现2倍分频的逻辑电路? .......Р Р4 什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?Р5 什么是同步逻辑和异步逻辑?Р6 请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。Р7 你知道那些常用逻辑电平?S电平可以直接互连吗?Р8 可编程逻辑器件在现代电子设计中越来越重要,请问:你所知道的可编程逻辑器件有哪些?Р9 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。Р10 设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包Р括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?Р11 用逻辑门和cmos电路实现ab+cd Р12 用一个二选一mux和一个inv实现异或Р13 给了reg的setup,hold时间,求中间组合逻辑的delay范围。Р14 如何解决亚稳态Р15 用verilog/vhdl写一个fifo控制器Р16 用verilog/vddl检测stream中的特定字符串

收藏

分享

举报
下载此文档