总线。РWe是存储器读写信号,为0时写存储器,为1时读存储器。РZ_tmp是运算产生的结果为0的标志,z_out是本条指令执行完成后的结果为0的标志。РC_tem是运算产生的进位标志,c_out是本条指令执行完成后的进位标志。РIR是指令寄存器。РC_z_j_flag是条件转移指令“JNC ADR”或者“JNZ ADR”产生的条件转移指令РSjmp_addr是条件转移指令“JNC ADR”或者“JNZ ADR”产生的条件转移地址。РResult是运算器产生的运算结果。Р(三)CPU结构设计Р一条指令需要3拍时间Р(1)t1:取指。t1上升沿MADDR çPC,t2上升沿指令送IR;PC+1(temp)Р(2)t2:译码分析、运算处理(Z、C—TEMP);Р(3)t3:存储器、寄存器读写,下降沿写寄存器,改变C、Z、PC等。Р三周期指令:包括所有的算术逻辑指令:ADD,SUB,DEC,INC,CMP,AND,OR,XOR,TEST,SHL,SHR,SAR。除了绝对转移指令JMPA外的所有控制转移指令:JR,JRC,JRNC,JRZ,JRNZ。一条数据传送指令:MOV。这些指令只需三个周期就可以完成,其中,前两个周期用于取指。这些指令都可以用操作码前两位都是00,所以很容易和其它指令区别。见下图:Р 三周期指令时序图Р2.简单CPU结构:Р无流水、无Cache;主要部件有:运算单元ALU;通用寄存器组;控制器(译码);取指操作(时序电路);存储器操作。РCPU由5部分组成:取指部分instru_fetch、指令译码部分decoder_unit、执行部分exe_unit、存储器部分memory_unit、和通用寄存器组regfile。另外,ponents,将各底层设计实体作为元件存储,供各设计实体使用。顶层设计实体exe_cpu完成CPU 的5个组成部分的连接。Р3、整体结构设计
全文预览
