最大值检测电路的设计

ng图Р2.VHDL输入法РLIBRARY IEEE;РUSE IEEE.Std_Logic_1164.ALL;РUSE IEEE.Std_Logic_Arith.ALL;РPACKAGE maximum_1 ISР FUNCTION max (x, y : Std_Logic_Vector) RETURN Std_Logic_Vector;РEND maximum_1;РPACKAGE BODY maximum_1 ISР FUNCTION max (x, y : Std_Logic_Vector) RETURN Std_Logic_Vector ISРBEGINР IF x < y THENР RETURN y;Р ELSEР RETURN x;Р END IF;РEND max;РEND maximum_1;Р РLIBRARY IEEE;РUSE IEEE.Std_Logic_1164.ALL;РUSE Work.maximum_1.ALL;РENTITY maximum ISР PORT(a, b, c, d, e, f: IN std_logic_vector(5 DOWNTO 0);Р max_out: OUT std_logic_vector(5 DOWNTO 0));РEND maximum;Рparative OF maximum ISРBEGINР max_out <= max(max(max(a, b), max(c, d)),max(e, f));Рparative;Р 仿真图РRTL图РTechnology Map Viewer-Post-Mapping图Р3. 课题小结Р在本次设计课程的实践中,使我最EDA的设计认识加深了一层。更懂得了,在设计的过程中,要多加思考,寻找更加简单高效的完成方法。这种思考,往往可以将实际设计的工作量减少到最少状态。