。复用功能为 CSB ,即串行程序总线的片选信号。激活状态为低。当使用并行模式时此引脚为。 FSK/BPSK/HOLD 多用引脚,根据程序控制寄存器的运行模式选择来使用。若在 FSK 模式,逻辑低选择 F1, 逻辑高选择 F2。若在 BPSK 模式, 逻辑低选择相位 1, 逻辑高选择相位 2。若为 Chirp 模式, 逻辑高表示 HOLD 功能, 并使频率计数器在其当前的位置暂停。为了恢复或者开始 Chirp 模式,应事先声明逻辑低。 SHAPED KEYING 此引脚首先必须被程序控制寄存器选择好功能。逻辑高将使 I和Q DAC 的输出在预编程下从 0 比例迅速到满比例放大,逻辑低则相反。 2.2.3. AD9854 工作过程(1)要保证上电后复位, MASTER RESET 高有效,至少持续 10个系统时钟周期。(2) 选择参考信号输入方式, 若采用单端输入方式, REFCLKB 应接电源或地。若采用多片 9854 产生多个相位相互关联的正弦波,则应该选用差分输入模式,这样可以减小各个 DDS 参考时钟间的相位误差。选择数据输入方式,对 S/P SELECT 管脚置 1为并行,置 0 为串行。我们选择的是并行输入方式。数据在 WR 信号及 UPDATE 信号控制下从并行输入口写入 48位并行寄存器。(3) AD9854 具有 2 路正交输出, IOUT1 和 IOUT11 ; IOUT2 和 IOUT22 , 本设计充分使用了两组。前者只有正弦波输出,另一路只能方波输出。 2.2.4. AD9854 工作过程中需要注意的几个问题(1)正确使用 UPDATE 信号在 AD9854 工作过程中, UPDATE 信号起着非常重要的作用。从 STM32 送来的数据先存储在 I/O 缓存中,在 UPDATE 信号的上升沿数据才送入 DDS 核心。 UPDATE 信号也是 DD S
全文预览
