数器.РQ0QiQ2Q3小РpQccРCPРT74161Ld——РCPCr1—РDoD1D2D3'1Р五、作图题〔9分〕Р1.JK触发器的CP,J,K端分别加上如图РQ端的输出波形.设初始状态为Р0.Р7所示的波形时,试画出Р图7РРР.根本R-S触发器的电路如图Р8所示,根据输入波形画出对应的输出Q波形.РQР.画出图9所示电路的Q.、Qi的输出波形,假设初始状态皆为Р0.Р图9РР六、设计题(30分)Р.设计一多数表决电路,要求A、B、C三人中只要有两人以上(包括两人)同意,那么决议就能通过,但РA还有决定权,即只要A同意,即使其他人不同意也能通过.假设同意用高电平“1〞表示,不同意用低Р电平“0〞表示；通过用高电平“1〞表示,不通过用低电平“0〞表示,输出结果用变量F表示.试求：(1)列出真值表并写出输出的逻辑函数表达式；(2)化简输出逻辑函数,用与非门实现设计并画出电路图.РР.试用八选一数据选择器74151实现逻辑函数F=E(1,3,5,6),要求写出分析过程,画出逻辑电路图.Р.采用集成译码器74LS138和必要的门电路实现逻辑函数功能РF(A,B,C,D)=m〔+m5+m9,要求写出分析过程,给出连接线路图.Р.设计一个101串行序列检测电路,当电路检测到输入连续出现101时输出为1,否那么为0.画出状态转移Р图和逻辑电路图.Р.试用计数器74LS161和八选一数据选择器74LS151构成序列信号发生器,产生一个8位的序列信号00010111,画出连接线路图.РР6,用74LS161设计一个实现模8的记数器,并且用7段字型数码管显示记数结果.要求写出分析设计过程及结果,画出逻辑电路图.Р〔提示：74LS48为译码器,主要完成BCD码到7段字型数码管的译码.〕Р7,使用触发器设计一个7进制减法计数器,给出时钟方程、驱动方程、状态方程以及输出方程,画出逻辑电路图.
全文预览
