：Р在高频信号输出端串入端接电阻。对于端接电阻，原理图应该反映布线位置，例如串行端接，应该就近放置在信号的源端，并行端接应该放置在信号的终端。将所有芯片的电源和地引脚全部利用。Р在一些高速时钟/数据部分要注明等长，数据和时钟在传输过程中出现完整性问题。长距离的数字信号线要加入串行端接电阻，阻值根据实际情况决定，一般取值为33欧РРР姆。Р标识关键网络，如线宽，最短，最长长度等。对于差分信号应该说明差分信号的间距要求，对于SDRAM，应该说明布线规则。Р?<5>接插件：Р在设计接插件接口的时候电源和GND之间至少要有一个pin的间隔，避免短路；对于大电流最好多用几个引脚。Р?<6>时钟：Р有源晶振的去耦电容使用0.1uF和1nF的并联，并且靠近晶振的电源pin。Р可动元件（如继电器）工作状态，原则上处于开断，不加电的工作位置。Р?<7>I/O：Р芯片的I/O端口不可以直接接入GND，需要串接一个2K的电阻。上拉电阻的一般值为4.7K，下拉电阻的一般取值为2K。未使用的input接口（门电路等）需要通过上拉电阻或者下拉电阻固定电平。CPLD的I/O的输出需要增加端接电阻，端接电阻取值一般为33R。Р<8>电源设计：Р输出电流小于1A的，可以使用LDO作为电压转换器件。输出电流大于1A，必须使用DC/DC，推荐使用公司的DC/DC模块电源。Р<9>其他：Р在进行原理图设计是要注意IC的上电顺序，一般为core先上电，I/O后上电；若使用按键，按键的接触pin要并联0.01uF的电容（防静电）。Р4、PCB封装指定 ：Р必须为每个器件指定封装。对于同一封装器件进行器件区分。例如0805，使用R0805，C0805，D0805来区别电阻，电容和二极管。相应的库最好是 R0805使用全包围矩形，C0805使用椭圆短边，D0805使用一边粗线，三边细线的封装，便于检查。 Р三、原理图整理
全文预览
