种同步信号(如VSYNC、HREF、PCLK)控制模拟信号处理器,定时的对感光阵列下方的感应电路行列像素点进行捕获,B接口编程控制的寄存器模块对模拟信号处理器的数据格式控制,可选进入不同数据输出格式的多路复用器(mx),进而通过数字端口(Y/UV通道)或模拟测试端口(VTO)输出。2.OV7620图像采集方法CMOS图像阵列的设计是建立在逐行传送的扫描场读出系统和带同步像素读出电路的电子快门之上。电子曝光控制算法规范则是建立在目标图像亮度基础上,即当背景光线在图像传感器正常范围内时,一般结果会比较理想;而当景象光线接近极限值甚至超出,则应该通过AEC自动曝光控制器的黑白比调节并使之满足应用要求。OV7620与输出图像数据相关的有4路同步信号:垂直同步信号VSYNC、水平参考同步信号HREF、像素时钟信号PCLK、奇偶场同步信号FODD。其中FODD一般用于隔行扫描中,二分频即为VSYNC,在本设计中不予考虑。各同步信号时序如图2-7。一般的图像采集方法是依靠VSYNC、HREF和PCLK3个同步信号来提示MCU捕获有效的图像数据,大致的流程为:VSYNC用来判断一帧图像数据的开始,其上升沿表示为一帧图像的到来,之后的下降沿则提示外部电路一帧有效图像数据开始;HREF是判断一行有效像素数据的依据,高电平时Y和UV通道才输出有效数据,通过示波器观察,HREF与HSYNC(水平同步信号)频率及波形几近相同,选用HREF而非HSYNC来判断一行有效数据,是考虑到对OV7620修改HREF,还可更改OV7620输出图像的开窗大小,使采集系统具有更大的灵活性和适用性;PCLK则是判断一个像素数据有效的信号,其每个负跳沿驱动图像传感器更新图像数据并在正跳沿时稳定。图2-5OV7620同步信号时序图2.3图像采集系统硬件模块设计系统硬件设计分为以下模块进行:SCCB控制模块图像数据采集模块
全文预览
