来控制FPGA完成数据采集。通过Verilog语言在FPGA内部实现了异步FIFO,这样就可以把采集到的数据先保存到FPGA内部数据缓存区FIFO中,当达到FIFO半满值或者一个采集周期结束时产生外部中断,在中断服务子程序中由ARM取走数据。此种设计减轻了ARM的负担,同时也提高了数据采集的实时性。2)uC/OS-II上移植了uC/GUI图形用户界面并实现了自建小汉字库。uC/GUI是一个小型而且功能强大的图形用户界面,其设计目标就是应用于嵌入式系统。对于汉字的显示,常用的方法是加载整个汉字库到内存的指定地址。但由于嵌入式系统的内存资源十分有限,而整个汉字库又十分庞大,所以通过链表创建一个自定义的小型汉字库,只存放将要用到的几十个汉字,这样一来不但可以实现汉字的显示还能节约宝贵的内存资源。本论文的研究目标是:在对数据采集和嵌入式系统的理解基础上,设计出一套接口丰富、功能强大的嵌入式数据采集和显示系统。满足高速数据采集的需要,而且能够对采集到的信号作正确的分析与处理。1.4本论文的组织结构为了更清晰地了解本论文的内容,从开发角度,介绍下整个系统的设计实现流程以及论文各章节的主要内容。第一章介绍了课题的背景和研究的基本任务。第二章为整个数据采集系统的总体设计。介绍了各个器件的选型考虑、总体控制逻辑以及嵌入式数据采集和显示的总体设计。第三章介绍了基于ARM的数据采集系统硬件设计。包括核心板与外围板的设计、ARM与FPGA的通信、串口、触摸屏等硬件设计。第四章为系统的软件设计。包括Bootloader程序的分析和设计、uC/OS-II操作系统的移植、uC/GUI移植和界面设计、控制系统程序的设计。第五章为数据的分析处理。应用小波变换对数据进行定量、定性分析。第六章为系统在离子迁移谱中的应用。介绍了系统控制方式和调试结果。第七章对整个项目进行了总结,并指出了系统存在的不足和改进措施。
全文预览
