确定一个既符合本设计要求又具有比较强的操作性的方案作为此次设计的对象。2.2.1总体设计方案本电路系统由晶体振荡电路,时间计数电路,校时电路,译码驱动电路组成,报时电路。其中,时间计数电路用六个74LS90组成。校时电路主要由74LS00组成RS触发器,报时电路由74LS30与74LS00组成。图1总体设计图2.2.2各部分设计方案下面将介绍设计电路。含时间计数电路的设计、整点报时电路的设计、校分校时电路的设计、秒脉冲发生电路的设计、译码驱动显示电路的设计几个部分。2.2.2.1时间计数电路的设计时间计数电路由60进制的秒计数器、60进制的分计数器以及24进制的时计数器组成。秒计数器以及分计数器都是采用60进制电路。当秒的74LS90芯片的8端以及9端信号变化产生的脉冲进位信号传到时的脉冲输入端时,分计数器便计数一次。图260进制电路时计数器采用的是24进制电路。当分的74LS90芯片的8端以及9端信号变化产生的脉冲进位信号传到时的脉冲输入端时,时计数器便计数一次,并且其十位和个位的进位关系与分(秒)的十位和个位的进位关系一样。图324进制电路2.2.2.2整点报时电路的设计据设计要求,时钟电路应在整点前10秒钟内开始整点报时,而且要求蜂鸣器响1秒停1秒地响5次。即当时间在59分50秒到59分59秒期间时,分十位、分个位和秒十位均保持不变,分别为5、9和5,在秒到达1、3、5、7和9时,蜂鸣器鸣叫,即整点时开始产生每隔1s鸣叫一次的响声,共鸣五次,每次持续时间为1s。其电路如下图4所示。图4整点报时电路2.2.2.3校分校时电路的设计初次启动时,数字电子钟需要校准到当地时间,而实现这一功能则由校分校时电路来实现和调整。根据要求,数字钟应具有手动分校正和时校正功能。因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。其电路图如下。
全文预览
