[7:0] a;Рinput [7:0] b;Рoutput [7:0] y;Рreg [7:0] y;РalwaysРbeginРcase({s1,s0})Р'b00:y=a;'b01:y=b;Рdefault : y=0;endcaseРendРendmoduleР【管理器】Рmodule contr(aq,cin,d,ena,lod);Рinput [7:0] aq;Рinput ena;Рinput cin;Рoutput reg [11:0] d;Рoutput reg lod;Рreg st='b0;Рalways @(posedge cin )РbeginР if(ena)beginР if(aq==0) begin lod=0 ;endР else lod=1;Р endР else lod=0;РendР always @(negedge lod ) Р beginР st=st+1;Р endРalways РbeginР if(st=='b1 &&aq>0) begin d='b001100001100; endР if(st=='b1 && aq<6) begin d='b010010010010; end Р if(st=='b0&&aq>0 ) begin d='b100001100001; endР if(st=='b0 && aq<6) begin d='b010010010010;end Р endР endmoduleР制作与调试过程Р Р结论Р 能实现红黄绿灯按时间规律交换功能Р 5.实训心得体会Р通过这次实训我学会了很多,对EDA的各种以及verilog hdl语言有了更加深刻的理解。Р 6.参考文献Р Р附录:①仿真波形图(部分模块)Р 【】Р ②程序清单Р注:要求在验收时以电子文档格式并将实训报告打印,由各班班长收齐统一交指导教师
全文预览
