0 0Р 1 0 0 0 0 0Р 1 1 0 0 0 0Р 1 1 1 0 0 0Р 1 1 1 1 0 0Р 1 1 1 1 1 0Р 1 1 1 1 1 1Р 0 1 1 1 1 1Р 0 0 1 1 1 1Р 0 0 0 1 1 1Р 0 0 0 0 1 1Р 0 0 0 0 0 1Р 0 0 0 0 0 0Р 1 0 0Р 1 0 0Р 1 0 0Р 1 0 0Р 1 0 0Р 0 1 0Р 0 0 1Р 0 0 1Р 0 0 1Р 0 0 1Р 0 0 1Р 0 0 1Р 1 0 0Р 0 0 1Р 0 0 1Р 0 0 1Р 0 0 1Р 0 0 1Р 0 0 1Р 1 0 0 Р 1 0 0Р 1 0 0Р 1 0 0Р 1 0 0Р 0 1 0Р 0 0 1Р Р3.5 分频器模块Р所用的扭环形十二进制计数器的时间单位为4秒,即它的CP脉冲为4秒。为了使整体电路工作步调一致,4秒脉冲应该利用秒脉冲经分频获得,这就需要设计一个4分频器电路。秒脉冲经4分频后得到4秒脉冲,将其作为十二进制计数器的CP脉冲。本次课程设计使用两个D触发器(74LS74)组成4分频器电路。使555多谐振荡器与分频器共同为逻辑电路提供4S脉冲。如表3-3为D触发器功能表,图3-7为两个D触发器组成的四分频器。Р4SР图3-8 四分频器的电路原理图Р1SР表3-3 74LS74功能表Р Р РCPРDРQn+1Р0РXРQnР1Р0Р0Р1Р1Р1Р74LS74内含两个独立的D上升沿双D触发器,每个触发器有数据输入(D)、置位输入()复位输入()、时钟输入(CP)和数据输出(Q、Q’)。、的低电平使输出预置或清除,而与其它输入端的电平无关。当、均无效(高电平式)时,符合建立时间要求的D数据在CP上升沿作用下传送到输出端。图3-8为74LS74的管脚排布,表3-4为74LS74的功能表。
全文预览