发生器为C54x提供时钟信号。时钟发生器由内部振荡器或外部时钟电路和锁相环(PLL)电路两部分构成。PLL兼有频率放大和信号提纯的功能,所以C54x的外部频率源的频率可以比CPU的时钟频率低,这样就能降低因高速时钟所造成的高频噪声。Р54、C54x有两种形式的PLL:硬件配置的PLL和软件可编程PLL。Р55、所谓硬件配置的PLL,就是通过设定C54x的3个引脚CLKMD1、CLKMD2和CLKMD3的状态,选定时钟方式。Р56、软件可编程PLL可以通过选择PLL和DIV两种时钟方式实现。Р57、软件可编程PLL,在芯片复位时,时钟方式由3个引脚CLKMD1、CLKMD2、CLKMD3的状态决定。复位后可以对16位的时钟方式寄存器CLKMD编程加载,以配置成所要求的时钟方式。Р58、C54X片内有两个部件——等待状态发生器和分区转换逻辑电路,控制着外部总线的工作。Р59、在PLL锁定之前,它是不能用作C54x时钟的,为此可以通过对CLKMD寄存器中的PLLCOUNT 8位字段编程,以自动延迟定时直到PLL锁定为此。这主要靠PLL中的锁定定时器,它是一个8位减1计数器。Р60、当时钟发生器从DIV工作方式转移到PLL工作方式时,锁定定时器工作,当CLKMD的计数值加载给PLL锁定定器后,每来16个输入时钟CLKIN计数器减1,直到减到0,PLL才开始对C54x定时,所以锁定延迟时间的设定范围为(0~255)×16×CLKIN个周期。Р第3章指令系统测试Р1、C5402的有符号数所能表示的最大正数是多少?最大负数是多少?最小负数是多少?(分别用10进制数和16进制数表示)Р答:最大正数32767(07FFFH) 最大负数-1(0FFFFH) 最小负数为-32768(8000H)。Р2、分别用16进制和分数表示C54xDSP所能表示的最小有符号小数。Р答:0001H,1/2^15
全文预览
