b:seg_reg=8'h7c;?//显示数据bР4'hc:seg_reg=8'h39;?//显示数据cР4'hd:seg_reg=8'h51;?//显示数据dР4'he:seg_reg=8'h79;?//显示数据eР4'hf:seg_reg=8'h71;?//显示数据fРendcase endРassign seg=seg_reg; //输出数码管解码结果Рassign sl=sl_reg; //输出数码管选择РendmoduleР管脚分配图如下:Р四、总结Р1、打开Quartus II软件,对该工程文件进行编译处理,若在编译过程中发现错误,找出并更正错误直至成功为止。Р2、将CCIT CPLD/FGPA IT CPLD/FGPA实验仪上,再打开工作电源,IT CPLD/FGPA实验仪的EPM1270T144C5N器件中,通过K1~K4抢答按键按下后,由裁判员根答题情况,通过控制add_min和key_state这两个键实现加减分操作,这样大家就可以看到数码管上的分数和LED四盏小灯的变化。Р五、心得体会Р通过本次课程设计,我学会了综合应用键盘、LED小灯、蜂鸣器、LED数码管等外围接口进行产品设计,掌握了键盘、LED小灯、蜂鸣器、LED数码管等外围接口的Verilog语言编程和各种外围接口的灵活运用。培养了CPLD的综合开发能力、实验的仿真及下载技能和互帮互助的同学关系,在各种其它能力上也都有了提高。更重要的是,经过本次课设的反复修改验证及完成,我们学会了很多学习的方法,而这是日后最实用的,真的是感到受益匪浅。虽然结束了,也留下了很多遗憾,由于时间的紧缺和许多课业的繁忙,并没有做到最好,但是,最起码我们没有放弃,并努力实现它。相信以后我们会以更加积极地态度对待我们的学习、对待我们的生活。我们的激情永远不会结束,相反,我们会更加努力,努力的去弥补缺点,发展优点,充实自己!
全文预览