数器,要求在输入电平ui大于3V时停止计数,输入电平ui小于1V时计数。列出设计过程,画出完整的电路图并注明参数。Р(2)、通电调试运行:Р1)向考评员演示电路已达到试题要求.Р2)把振荡频率提高100倍,用双踪示波器实测555集成电路组成的多谐振荡器Q端(或D端或TH端)的输出波形,记录波形并在波形图上标出周期及幅值.Р3)用双踪示波器观察并画出40175集成块输出端Q1、Q2随CP脉冲变化的时序图。Р Р3.1.3:BCD码加法计数器Р1)图示振荡器是一个由运算放大器组成的RC桥式振荡器,要求元器件参数,电阻R为20 KΩ,电容C为 1 μF时,达到频率为8 Hz,设计该电路,画出其电路图,并列出计算公式确定元器件参数。Р2)用与非门集成块设计控制逻辑门电路,使得数码显示器从X(由考评员在附表中选择其中一个方案)开始做加法(或减法)计数,当计数器计数到Y时,控制逻辑门发出信号封锁到40192集成块的计数脉冲,计数停止,待置数后重新计数。画出与非门集成块控制逻辑门电路的电路图,要求列出设计过程。Р附表:Р方案Р计数方法РN进制计数器(X→Y)РXРYР1Р加法Р0Р3Р2Р加法Р1Р5Р3Р加法Р2Р6Р4Р加法Р3Р7Р5Р加法Р4Р9Р6Р减法Р9Р6Р7Р减法Р8Р5Р8Р减法Р7Р4Р用与非门集成块设计控制逻辑门电路,使得数码显示器从9开始做减法计数,当计数器计数到5时,控制逻辑门发出信号封锁到40192集成块的计数脉冲,计数停止,待置数后重新计数。画出与非门集成块控制逻辑门电路的电路图,要求列出设计过程。Р(2)、通电调试运行:Р1)向考评员演示电路已达到试题要求Р2)把振荡频率提高100倍,用双踪示波器实测由运放电路组成的RC桥式振荡器输出波形,记录波形并在波形图上标出周期及幅值。Р3)画出40192集成块输出端QA、QB、QC、QD随CP+脉冲变化的时序图。
全文预览
