SHANGHAI UNIVERSITY 数字电子技术课程实践项目学院机电工程与自动化学院专业电气工程及其自动化班级电气 7班学号 11123548 姓名孟蔓菁用下降沿触发的 JK-FF 组成四位同步加计数器、异步加计数器一、下降沿触发的 JK-FF 组成四位同步加计数器同步加计数器:同步计数器中,所有触发器的 CP 端是相连的, CP 的每一个触发沿都会使所有的触发器状态更新。实验电路图: 实验原理: 同步计数器中各触发器的 CP 端输入同一时钟脉冲, 因此触发器的翻转状态就由它们的输入信号 J、 K 端的状态决定。 1、时钟方程 CP 0 =CP 1 =CP 2 =CP 3 =CP 2. 驱动方程 3. 状态方程 4. 状态图 2、列状态转换真值表 6. 理论波形图 7. 实验波形图 Q0 波形: Q 1 波形 Q 2波形Q 3波形二、下降沿触发的 JK-FF 组成四位异步加计数器异步计数器是在做加 1 计数时是采取从低位到高位逐位进位的方式工作的。因此其中的各个触发器不是同步翻转的。按照二进制加法计数规则,每一位如果已经是 1 ,则再计入 1 时应变为 0 ,同时向高位发出进位信号,使高位翻转。实验电路图: 1 、时钟信号 CP 0 =CP CP 1 =Q 0 CP 2 =Q 1 CP 3 =Q 22 、驱动方程 J 0 =K 0=J 1 =K 1=J 2 =K 2=J 3 =K 3 =1 3 、状态方程 3、真值表每 16个 CP 循环一周 5 、理论波形图 6 、实际波形图 Q 0波形Q 1波形 Q 2波形Q 3波形
全文预览
