全文预览

基于FPGA的DDS信号发生器设计

上传者:相惜 |  格式:doc  |  页数:38 |  大小:0KB

文档介绍
D 位的幅度码 S(n )经 D/A 转换器变成阶梯波 S(t), 再经过低通滤波器平滑后就可以得到合成的信号波形。全盛的信号波形取决于波形 ROM 中存放的幅度码,因此用 DDS 可以产生任意波形[3]。(1)频率预置与调节电路。 K被称为频率控制字,也叫相位增量。 DDS 方程为: ncKff2/ 0?(3.1 ) 0f 为输出频率, cf 为时钟频率。当K=1 时,DDS 输出最低频率(也即频率分辨率)为 cf /2 N,而 DDS 的最输出频率由 Nyquist 采样定理决定,即 cf /2 ,也就是说 K的最大值为 2 N-1。因此,只要 N足够大, DDS 可以得到很细的频率间隔。要改变 DDS 的输出频率,只要改变频率控制字 K即可。(2)累加器相位累加器由 N位加法器与 N位寄存器级联构成。每来一个时钟脉冲 cf ,加法器将频率控制字 K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端;以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样,相位累加器在时钟的作用下,进行相位累加。当相位累加器累加满量时就会产生一次溢出,完成一个周期性的动作。(3)控制相位的加法器通过改变相位控制字 P可以控制输出信号的相位参数。令相位加法器的字长为N ,当相位控制字由 0 跃变到 P(P≠0 )时,波形存储器的输入为相位累加器的输出与相位控制字 P之和,因而其输出技术的幅度编码相位会增加 P/2 N,从而使最输出技术的信号产生相称。(4)控制波形的加法器通过改变小型控制字 W可以控制输出信号的波形。由于波形存储器中的不同波形是分块存储的,所以当小型控制字改变时,波形存储器的输入为改变相位后的地址与波形控制字 W(波形地址)之和,从而使最后输出技术的信号产生相移。(5)波形存储器

收藏

分享

举报
下载此文档