列表产品型号 PCB 板号 PCB 类型/版本信息 备注 评审要素 是否满足要求 结论说明 模拟电路与数字电路分区放置 是【】否【】免【】 模拟小信号电路与大电流强信号分开 是【】否【】免【】将电源电路,特别是DC/DC电路原理模拟和小信号电路分开 是【】否【】免【】高频头的30V DC/DC升压电路远离模拟电路 是【】否【】免【】 D类音频功放输出远离模拟电路部分, 输入要靠近模拟部分 是【】否【】免【】 串联匹配电阻布局时候要靠近该信号的驱动端 是【】否【】免【】 集成电路的去耦电容应尽量靠近芯片的电源脚 是【】否【】免【】 布局 高频信号引线尽量短 是【】否【】免【】布线是否符合以下一般要求: 相邻层信号线互相垂直或相邻层关键信号平行布线长度≤1000mil; 是【】否【】免【】表层地与其他地层连接过孔间距≤ 1000mil; 是【】否【】免【】伴地屏蔽地线接地过孔间距≤ 3000mil; 是【】否【】免【】电流≥1A的电源所用的表贴保险丝、磁珠、电感、滤波电容(如DC/DC电源等) 的焊盘不少于两个过孔接到电源平面和地平面; 是【】否【】免【】板级工作频率≥ 50MHz 的走线需要走在内层,如果走在表层,则需要伴地处理。 是【】否【】免【】差分信号线同层、等长、并行走线,保持阻抗一致,并且走内层,差分线间无其它走线; 是【】否【】免【】时钟等关键信号线布在内层(优先考虑优选布线层), 并与其他布线间距满足3W 原则; 是【】否【】免【】时钟等关键信号线的过孔数目要≤3; 是【】否【】免【】关键信号走线不能跨分割区(包括过孔、焊盘导致的参考平面间隙); 是【】否【】免【】电源走线需要满足通流量要求, 并且尽可能宽 是【】否【】免【】布线 信号线不能从电源滤波器、电感、电源模块下(包括其输入/输出部分)走线; 是【】否【】免【】
全文预览
