一位全加器的设计

AY TRIG v(A) VAL=0.8v TD=O RISE= l\rTARG v(SUM) VAL=0.8v TD=O RISE=l\r.measure tran SUM_FALL_DELAY TRIG v(A) VAL=0.8v TD=O RISE= I\rTARG v(SUM) VAL=0.8v TD=O FALL=l\r.option post\r.plot p(Xl )\r. tran 200p 50n\r.print tran v(A) v(B) v(C) v(SUM) v(COUT)\r.end\r3 电路仿真及分析\r3.1 10 管全加器仿真波形\r3.2 10 管全加器的功耗和延迟\r$DATA1 SOURCE='HSPICE'VERSION='W-2005.03\r.TITLE'*inverter circuit'\rpxl cout_rise_delay sum_fall_delay temper alter#\r1.693e-04 1.390e-10 5.33 le-09 25.0000 1.0000\r在 1.8V 的工作电压下，该全加器的电路图经过 Hsp i ce 仿哀后得\r出该全加器的功耗为 l.693e-04w ，延迟为 5.331e-09 s 。\r4 参考文献\r[1]N Zhuang, H Wu - Solid-State Circuits, IEEE Journal of,\r1992 - ieeexplore.ieee.org\r[2] 张爱华 ， 夏银水 面向低功耗的全加器优化设计 微电子学\r第 37 卷第 4 期 2007 年 8 月