钟可以有两种链接方式,即外部振荡器方式和谐振器方式。如果使用内部振荡器,则必须在X1/XCLKIN和X2两个引脚之间链接一个石英晶体。如果采用外部时钟,可将输入时钟信号直接连到X1/XCLKIN上,X2悬空。本文采用的是外部有源时钟方式,直接选择一个3.3V供电的30MHz有源晶振实现。系统工作是通过编程选择5倍频的PLL功能,可实现F2812的最高工作频率(150MHz).晶振电路如图3-5所示。Р 图3-5 时钟电路原理图РDSP与JTAG接口设计РDSP仿真器通过DSP芯片上提供的扫描仿真引脚实现仿真功能,扫描仿真消除了传统电路仿真存在的电缆过长会引起的信号失真及仿真插头的可靠性差的问题。采用扫描仿真,使得在线仿真成为可能,给调试带来极大方便。JTAG接口电路如图3-6所示。Р 图3-6 DSP与JTAG接口设计原理图РDSP的串行接口设计Р由于TMS320F2812中SCI接口的TTL电平和PC机的RS-232C电平不兼容,所以连接时必须进行电平转换。本设计选用符合RS-232标准的MAX232N驱动芯片进行串行通信。MAX232芯片功耗低,集成度高,+5V供电,具有两个接受和发送通道,刚好与TMS320F2812的两个SCI(A和B)接口相匹配。电路设计如图3-7所示。Р 图3-7 串行接口设计Р3.6通用扩展口设计Р考虑到系统的通用性问题,本系统设计时将F2812所有的非空引脚全部引出,而且按照其功能模块进行有规律排列,设计了5个双排接插件将其引出。Р3.7 总体电路原理图设计Р Protel全面集成了FPGA设计功能和SOPC设计实现功能,从而允许工程师能将系统设计中的FPGA与PCB设计以及嵌入式设计集成在一起。其共分5个模块,分别是原理图设计、PCB设计(包含信号完整性分析)、自动布线器、原理图混合信号仿真、PLD设计。以下介绍一些Protel的部分功能:
全文预览