计算机体系结构作业答案

6单元的Q和QN输出都是1,不符合单元逻辑要求,因此应当避免。(博士)给出下图所示器件的逻辑表达式。解:该版图为一个互补CMOS结构,先从nmos管组成的下拉区分析电路,A1与A0两个n管串联,与B0管并联接到输出Y。Pmos中,A1与A0并联,然后与B0串联接到输出Y。表达式为!(A1*A0+B0)(博士)用Verilog写一个电子表电路moduletimer(reset,clock,hour,minute,second);inputreset;inputclock;output[4:0]hour;output[5:0]minute;output[5:0]second;//…endmodule解:moduletimer(reset,clock,hour,minute,second);inputreset;inputclock;outputreg[4:0]hour;outputreg[5:0]minute;outputreg[5:0]second;wiresecond_59=second==6'd59;wireminute_59=minute==6'd59;wirehour_23=hour==5'd23;wireadd_minute=second_59;wireadd_hour=second_59&&minute_59;always@(posedgeclock)if(reset)beginhour<=5'b0;minute<=6'b0;second<=6'b0;endelsebeginsecond<=second_59?6'b0:second+6'b1;minute<=add_minute?(minute_59?6'b0:minute+6'b1):minute;hour<=add_hour?(hour_23?5'b0:hour+5'b1):hour;endendmodule