全文预览

基于AD9834的波形发生器设计

上传者:塑料瓶子 |  格式:doc  |  页数:39 |  大小:2041KB

文档介绍
入信号EA引脚接低电平(接地)时,CPU只访问外部EPROM/ROM并执行外部程序存储器中的指令,而不管是否有片内程序存储器。对于无片内ROM的8031或8032,需外扩EPROM,此时必须将EA引脚接地。此引脚的第二功能是VPP是对8751片内EPROM固化编程时,作为施加较高编程电压(一般12V~21V)的输入端。输入/输出端口P0/P1/P2/P3:P0口(P0.0~P0.7,39~32脚):P0口是一个漏极开路的8位准双向I/O口。作为漏极开路的输出端口,每位能驱动8个LS型TTL负载。当P0口作为输入口使用时,应先向口锁存器(地址80H)写入全1,此时P0口的全部引脚浮空,可作为高阻抗输入。作输入口使用时要先写1,这就是准双向口的含义。在CPU访问片外存储器时,P0口分时提供低8位地址和8位数据的复用总线。在此期间,P0口内部上拉电阻有效。P1口(P1.0~P1.7,1~8脚):P1口是一个带内部上拉电阻的8位准双向I/O口。P1口每位能驱动4个LS型TTL负载。在P1口作为输入口使用时,应先向P1口锁存地址(90H)写入全1,此时P1口引脚由内部上拉电阻拉成高电平。P2口(P2.0~P2.7,21~28脚):P2口是一个带内部上拉电阻的8位准双向I/O口。P口每位能驱动4个LS型TTL负载。在访问片外EPROM/RAM时,它输出高8位地址。P3口(P3.0~P3.7,10~17脚):P3口是一个带内部上拉电阻的8位准双向I/O口。P3口每位能驱动4个LS型TTL负载。P3口与其它I/O端口有很大的区别,它的每个引脚都有第二功能,如下:P3.0:(RXD)串行数据接收P3.1:(RXD)串行数据发送P3.2:(INT0#)外部中断0输入P3.3:(INT1#)外部中断1输入P3.4:(T0)定时/计数器0的外部计数输入P3.5:(T1)定时/计数器1的外部计数输入

收藏

分享

举报
下载此文档