总线,该总线采用时分复用技术,在总线周期的前半部分,出现在 AD0~AD7 上的是地址信息,可用以选通 DS12C887 内的 RAM,总线周期的后半部分出现在 AD0~AD7 上的数据信息。Р(14)AS:地址选通输入脚,在进行读写操作时,AS 的上升沿将 AD0~AD7 上出现的地址信息锁存到 DS12C887 上,而下一个下降沿清除 AD0~AD7 上的地址信息,不论是否有效, DS12C887 都将执行该操作。Р(17)DS/RD:数据选择或读输入脚,该引脚有两种工作模式,当 MOT 接 VCC 时,选用 Motorola 工作模式,在这种工作模式中,每个总线周期的后一部分的 DS 为高电平,被称为数据选通。在读操作中,DS 的上升沿使 DS12C887 将内部数据送往总线 AD0~AD7 上,以供外部读取。在写操作中,DS 的下降沿将使总线 AD0~AD7 上的数据锁存在 DS12C887 中;当 MOT 接 GND 时,选用 Intel 工作模式,在该模式中,该引脚是读允许输入脚,即 Read Enable。Р(15)R/W:读/写输入端,该管脚也有 2 种工作模式,当 MOT 接 VCC 时,R/W 工作在 Motorola 模式。此时,该引脚的作用是区分进行的是读操作还是写操作,当 R/W 为高电平时为读操作,R/W 为低电平时为写操作;当 MOT 接 GND 时,该脚工作在 Intel 模式,此时该作为写允许输入,即 Write Enable。Р(13):片选输入,低电平有效。Р(19):中断请求输入,低电平有效,该脚有效对 DS12C887 内的时钟、日历和 RAM 中的内容没有任何影响,仅对内部的控制寄存器有影响,在典型的应用中,RESET 可以直接接 VCC,这样可以保证 DS12C887 在掉电时,其内部控制寄存器不受影响。Р2.4 硬件电路设计图
全文预览