每一个引脚可以推动4个LS的TTL负载,若将端口2的输出设为高电平时,此端口便能当成输入端口来使用。P2除了当做一般I/O端口使用外,若是在AT89S51扩充外接程序存储器或数据存储器时,也提供地址总线的高字节A8~A15,这个时候P2便不能当做I/O来使用了。РPORT1(P1.0~P1.7):端口1也是具有内部提升电路的双向I/O端口,其输出缓冲器可以推动4个LS TTL负载,同样地若将端口1的输出设为高电平,便是由此端口来输入数据。如果是使用8052或是8032的话,P1.0又当做定时器2的外部脉冲输入脚,而P1.1可以有T2EX功能,可以做外部中断输入的触发脚位。РPORT3(P3.0~P3.7):端口3也具有内部提升电路的双向I/O端口,其输出缓冲器可以推动4个TTL负载,同时还多工具有其他的额外特殊功能,包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。Р其引脚分配如下:РP3.0:RXD,串行通信输入。РP3.1:TXD,串行通信输出。РP3.2:INT0,外部中断0输入。РP3.3:INT1,外部中断1输入。РP3.4:T0,计时计数器0输入。РP3.5:T1,计时计数器1输入。РP3.6:WR:外部数据存储器的写入信号。РP3.7:RD,外部数据存储器的读取信号。Р3.2.2 存储芯片AT24C02РAT24C02是一个2K位串行CMOS E2PROM, 内部含有256个8位字节,CATALYST公司的先进CMOS技术实质上减少了器件的功耗。AT24C02有一个16字节页写缓冲器。该器件通过IC总线接口进行操作,有一个专门的写保护功能。管脚配置如图3-3所示。Р SOIC PDIPР 图3-3 AT24C02的两种引脚图Р管脚描述:РSCL 为串行时钟:串行时钟输入管脚用于产生器件所有数据发送或接收的时钟这是一个输入管脚。
全文预览
