基于VHDL语言的地铁自动售票系统设计与实现-毕业论文(word格式)

统调试的困难。而FPGA (Field Programmable Gate Array )是专用集成电路(ASIC )中集成度最高的一种,用户可对 FPGA 内部的逻辑模块和 I/O 模块重新配置,以实现用户的逻辑。同时,与之相配套的 VHDL (Very High Speed Integrated Circuit Hardware Description Language )语言,是一种用来描述数字逻辑系统的编程语言,采用类似高级语言的语句格式完成对硬件行为的描述。VHDL 的优越性,成为现在硬件设计师的首选语言。此外,兼容 VHDL 语言的软件也越来越多,也越来越实用。 MAX+PLUS II正是其中的佼佼者。MAX+PLUS II(Multiple Array Matrix and Programmable Logic User System )是美国 Altera 公司自行设计的一种软件工具,它具有原理图输入和文本输入(采用硬件描述语言)两种输入手段,利用该工具所配备的编辑、编译、仿真、综合、芯片编程等功能,将设计电路图或电路描述程序变成基本的逻辑单元写入到可编程的芯片中(如 FPGA 芯片),即可做成 ASIC 芯片。本课题正是基于以上现状提出的,有着重要的意义。 1.5 本课题研究内容本课题的主要研究目标是针对于地铁自动售票系统的核心控制部分进行研究和设计,主要内容包括: 1. 首先对于目前比较流行的电路设计的 VHDL 语言进行了相关介绍. 主要介绍了:VHD L的起源,VHD L语言的特点,VHD L的设计流程,以及VHD L程序的基本结构. 2.其次介绍了不 Altera 公司推出的第三代 PLD 开发系统 MAX+PLUS II. 主要包括:MAX+PLUS II开发系统的特点,MAX+PLUS II开发系统的功能以及 MAX+PLUS II的设计过程.